Logique séquentielle et stabilité

Cours · traitement du signal et logique (MPI), chapitre 4 · CPGE MPI (2e année) · le début du chapitre, la suite sur Adloun

Un chronogramme de logique séquentielle : la sortie de la bascule change d'état sur les fronts montants de l'horloge.

Les circuits étudiés au chapitre précédent — portes ET, OU, NON, NAND, NOR — sont combinatoires : leur sortie ne dépend, à chaque instant, que de la combinaison présente des entrées. Un tel circuit n'a pas de passé ; il recalcule tout à chaque instant et oublie aussitôt. Or l'informatique repose sur une capacité qui échappe à cette logique : se souvenir. Un registre, une mémoire, un compteur doivent conserver une information après que la cause qui l'a produite a disparu. C'est l'objet de la logique séquentielle, où la sortie dépend non seulement des entrées présentes, mais aussi de l'état du circuit, c'est-à-dire de son histoire.

Le mécanisme qui rend cette mémoire possible est la rétroaction : on reboucle une sortie sur une entrée. Cette boucle fait naître la notion de stabilité — un état peut se maintenir de lui-même (état stable) ou basculer spontanément (état instable) — et, selon la façon dont on la dose, elle engendre les trois briques fondamentales de l'électronique numérique : le bistable (deux états stables : la mémoire d'un bit), le monostable (une impulsion calibrée) et l'astable (aucun état stable : un oscillateur, une horloge). Ce chapitre les construit à partir des seules portes logiques, en s'appuyant systématiquement sur la lecture et le tracé de chronogrammes.

4.1 Du combinatoire au séquentiel

4.1.1 Notion d'état et de mémoire

Définition 4.1Circuit combinatoire / séquentiel

Un circuit logique est combinatoire si, à chaque instant, ses sorties sont entièrement déterminées par les valeurs présentes de ses entrées. Il est séquentiel si ses sorties dépendent aussi de son état interne, mémoire des entrées passées. Un circuit séquentiel possède donc une ou plusieurs variables d'état qui évoluent au cours du temps.

Le contraste se lit sur un exemple. Une porte ET à deux entrées est combinatoire : si l'on connaît $a$ et $b$ à l'instant $t$ , on connaît $s = a \cdot b$ sans rien savoir du passé. Un interrupteur d'escalier commandé par un bouton-poussoir est, lui, séquentiel : appuyer sur le bouton inverse l'état de la lampe ; la sortie (allumé / éteint) ne dépend pas seulement de l'appui présent, mais du nombre d'appuis antérieurs. La lampe se souvient.

iRemarque

Toute mémoire numérique — de la bascule d'un registre aux milliards de cellules d'une puce — se ramène à un principe unique : maintenir une variable binaire dans l'un de deux états stables tant qu'aucun ordre ne vient l'en déloger. Comprendre un bistable, c'est comprendre le principe de toute la mémoire.

4.1.2 Rétroaction et stabilité

Définition 4.2Rétroaction logique

Il y a rétroaction (ou bouclage) lorsqu'une sortie d'un circuit logique est renvoyée, directement ou à travers d'autres portes, sur l'une de ses entrées. La sortie devient alors, en partie, sa propre cause. La rétroaction est positive (ou régénérative) quand la boucle renforce l'état présent : c'est elle qui fait les mémoires ; elle est négative (c'est la contre-réaction) quand la boucle s'oppose à toute variation et ramène le circuit vers un équilibre.

Considérons l'exemple minimal : la sortie d'une porte NON (inverseur) rebouclée sur son entrée. Notons $x$ l'état commun entrée-sortie. La porte impose $x = x$ : cette équation n'admet aucune solution logique. Le circuit ne peut se figer ni à $0$ ni à $1$ ; il n'oscille pas pour autant. La boucle est une contre-réaction : l'inverseur réel se stabilise à une tension intermédiaire, son seuil de basculement, dans la zone où le niveau logique n'est pas défini. Pour obtenir une oscillation, il faut boucler un nombre impair d'inverseurs au moins égal à trois : c'est l'astable, étudié plus loin.

Rebouclons au contraire la sortie d'un tampon (deux inverseurs en série, fonction identité) sur son entrée. L'équation devient $x = x$ , satisfaite aussi bien par $x = 0$ que par $x = 1$ : le circuit possède deux états stables. Il mémorise.

ImportantÉtats stables et instables

Un état d'un circuit bouclé est stable s'il se reproduit lui-même : injecté à l'entrée, il ressort identique à la sortie et se maintient indéfiniment sans intervention extérieure. Il est instable si la logique le fait évoluer vers un autre état. Selon le nombre d'états stables, on distingue :

bistable : deux états stables $\Rightarrow$ mémoire d'un bit ;
monostable : un seul état stable $\Rightarrow$ retour automatique après une impulsion ;
astable : aucun état stable $\Rightarrow$ oscillation permanente (horloge).

iRemarque

En logique idéale, une boucle d'un nombre impair d'inverseurs n'a pas de solution, et rien ne dit à quel rythme elle changerait d'état. Ce sont les temps de propagation non nuls des portes réelles — quelques nanosecondes — qui donnent son rythme à l'oscillation d'un anneau d'au moins trois inverseurs. Le temps, absent du modèle booléen, resurgit comme grandeur physique dès qu'on ferme une boucle. La logique séquentielle est intrinsèquement une logique temporelle.

4.2 La bascule RS

4.2.1 Construction à partir de deux portes NOR

La bascule RS (Reset-Set) est le bistable élémentaire. On la réalise en croisant deux portes NOR : la sortie de chacune alimente une entrée de l'autre. Les deux entrées libres sont $S$ (Set, mise à $1$ ) et $R$ (Reset, mise à $0$ ) ; les deux sorties, $Q$ et $Q$ , sont normalement complémentaires. Attention au câblage : $R$ entre dans la porte qui produit $Q$ , et $S$ dans celle qui produit $Q$ ; ainsi $Q = NOR (R, Q)$ et $Q = NOR (S, Q)$ .

Rappelons la table de la porte NOR : $NOR (a, b) = a + b$ vaut $1$ si et seulement si $a = b = 0$ . Analysons les quatre combinaisons de $(S, R)$ .

$S = 0, R = 0$ (maintien) : chaque NOR reçoit l'une des sorties. Si $Q = 1$ , la NOR du bas reçoit $S = 0$ et $Q = 1$ , donc $Q = 0$ ; la NOR du haut reçoit $R = 0$ et $Q = 0$ , donc $Q = 1$ . L'état se reproduit : la bascule mémorise. L'état $Q = 0$ se maintient de même.
$S = 1, R = 0$ (écriture d'un 1) : la NOR du bas reçoit $S = 1$ , donc $Q = NOR (1, Q) = 0$ quel que soit l'état antérieur ; la NOR du haut reçoit alors $R = 0$ et $Q = 0$ , donc $Q = 1$ . On force $Q = 1$ .
$S = 0, R = 1$ (écriture d'un 0) : symétriquement, la NOR du haut reçoit $R = 1$ , donc $Q = NOR (1, Q) = 0$ , puis $Q = NOR (0, 0) = 1$ . On force $Q = 0$ .
$S = 1, R = 1$ (interdit) : les deux NOR reçoivent un $1$ , donc $Q = Q = 0$ . Les deux sorties valent $0$ : elles ne sont plus complémentaires, ce qui viole la convention. Pire, si l'on ramène ensuite $S$ et $R$ à $0$ simultanément, l'état final est imprévisible (course critique). Cette combinaison est proscrite.

Proposition 4.3Table de vérité de la bascule RS (portes NOR)

En notant $Q^{+}$ l'état après application de $(S, R)$ et $Q$ l'état antérieur :

$S$	$R$	$Q^{+}$
$0$	$0$	$Q$	mémoire (maintien)
$1$	$0$	$1$	mise à $1$ (Set)
$0$	$1$	$0$	mise à $0$ (Reset)
$1$	$1$	---	état interdit

4.2.2 Variante à portes NAND

On réalise le même bistable avec deux portes NAND croisées ; les entrées actives sont alors actives à l'état bas. On parle de bascule $S R$ : l'écriture se commande par un $0$ , le maintien correspond à $S = R = 1$ , et la combinaison interdite est $S = R = 0$ . Le tableau se déduit du précédent en complémentant les entrées.

$S$	$R$	$Q^{+}$
$1$	$1$	$Q$	mémoire
$0$	$1$	$1$	mise à $1$
$1$	$0$	$0$	mise à $0$
$0$	$0$	---	interdit

Méthode : Analyser un circuit bouclé

Pour déterminer les états d'un circuit à rétroaction :

on coupe mentalement la boucle et on nomme la variable d'état $Q$ ;
on exprime la sortie de la boucle en fonction de $Q$ et des entrées à l'aide des tables de vérité des portes ;
on impose la condition de bouclage (sortie $= Q$ ) : les solutions sont les états stables ;
on vérifie, pour chaque combinaison d'entrées, quel état est atteint et s'il se maintient.

4.2.3 Chronogramme de la bascule RS

Un chronogramme représente l'évolution temporelle des signaux logiques : chaque signal est un créneau qui ne prend que les niveaux $0$ (bas) et $1$ (haut), le temps s'écoulant vers la droite. C'est l'outil de lecture privilégié de la logique séquentielle. Voici la réponse d'une bascule RS (version NOR) à une séquence d'impulsions $S$ et $R$ .

On lit : une impulsion sur $S$ fait passer $Q$ à $1$ , qui reste à $1$ après la fin de l'impulsion (mémoire) ; une impulsion sur $R$ ramène $Q$ à $0$ , qui y reste ; entre deux ordres, $Q$ conserve sa valeur. La bascule a bien mémorisé le dernier ordre reçu.

Exemple 4.4Anti-rebond d'un bouton-poussoir

Un contact mécanique ne s'établit pas proprement : à la fermeture, il « rebondit » quelques millisecondes, produisant une salve de $0$ et de $1$ parasites qu'un compteur numérique interpréterait comme plusieurs appuis. En câblant un inverseur mécanique sur une bascule RS à NAND — lame reliée à la masse, chacun des deux contacts relié à l'une des entrées $S$ , $R$ et, par une résistance de tirage, à $V_{D D}$ , de sorte qu'un contact ouvert impose le niveau $1$ et un contact fermé le niveau $0$ —, le premier contact valide fait basculer la mémoire ; les rebonds suivants, sur la même entrée, ne changent plus l'état déjà mémorisé.

Démonstration

La bascule est en position mémoire tant qu'aucune entrée n'est activée. Au tout premier rebond qui ferme le contact « Set », $S$ passe à $0$ : $Q$ est forcé à $1$ . Les rebonds ultérieurs de ce même contact ramènent brièvement $S$ à $1$ — mais alors $S = R = 1$ , c'est-à-dire la mémoire, et $Q$ reste à $1$ . Aucun rebond de la ligne Set ne peut remettre $Q$ à $0$ : seule une action sur $R$ le pourrait. La sortie est donc parfaitement propre : une transition unique au lieu d'une salve.

4.3 Bascule bistable et mémoire

4.3.1 Le bistable comme cellule de mémoire

Définition 4.5Bistable

Un bistable est un circuit séquentiel possédant exactement deux états stables. Placé dans l'un d'eux, il y demeure indéfiniment sans nouvel ordre, tant qu'il reste alimenté ; une impulsion de commande le fait basculer dans l'autre, où il se maintient à nouveau. Un bistable mémorise donc un bit.

La bascule RS est le bistable le plus simple. Ses deux états stables sont $(Q, Q) = (1, 0)$ et $(0, 1)$ ; la position mémoire $S = R = 0$ les préserve tous deux, tandis que $S$ et $R$ permettent d'écrire l'un ou l'autre. Une mémoire de $n$ bits est simplement un banc de $n$ bistables adressés indépendamment : c'est le principe de la mémoire statique (SRAM), où chaque cellule est un bistable à quelques transistors qui conserve sa valeur tant que l'alimentation est maintenue.

Proposition 4.6Stabilité du bistable

Dans un bistable, les deux états $(Q = 1)$ et $(Q = 0)$ sont stables car la rétroaction est régénérative : la sortie renforce, à travers la boucle, l'état qui l'a produite. Toute petite déviation d'un état stable est ramenée à cet état par l'amplification de la boucle ; l'état intermédiaire $Q = Q$ , lui, est un équilibre instable que le circuit fuit à la moindre perturbation.

iRemarque

L'analogie mécanique est éclairante : un bistable est une bille dans un double puits (deux creux séparés par une bosse). Les deux creux sont les états stables $0$ et $1$ ; le sommet de la bosse est l'état instable $Q = Q$ . Une chiquenaude (l'impulsion $S$ ou $R$ ) fait passer la bille d'un creux à l'autre, où elle se stabilise. L'astable, lui, correspondrait à un paysage sans creux : la bille roule sans fin.

4.4 Le circuit astable : générer une horloge

4.4.1 Principe : aucun état stable

Définition 4.7Astable

Un circuit astable ne possède aucun état stable : il bascule spontanément et périodiquement entre ses deux états. Sa sortie est un signal carré permanent, sans entrée de commande. Un astable est donc un oscillateur, source du signal d'horloge qui cadence tout système numérique synchrone.

Le prototype logique de l'astable est l'anneau d'un nombre impair, au moins égal à trois, d'inverseurs bouclés (ring oscillator) : la condition $x = x$ n'est jamais satisfaite, et l'anneau change d'état sans cesse. Un inverseur seul ne suffit pas : on l'a vu, il se fige à son seuil de basculement. La période de l'anneau est fixée par les temps de propagation.

Proposition 4.8Période d'un anneau d'inverseurs

Un anneau de $N$ inverseurs ( $N$ impair, $N ⩾ 3$ ), chacun de temps de propagation $t_{p}$ , oscille avec une période

$T = 2 N t_{p},$

car une transition doit parcourir deux fois l'anneau (aller en $0$ puis retour en $1$ ) pour reproduire l'état initial. La fréquence d'horloge est $f = 1/ T = 1/ (2 N t_{p})$ .

Démonstration

Injectons un front à l'entrée du premier inverseur. Après un délai $t_{p}$ , sa sortie bascule ; après $N t_{p}$ , ce front — inversé $N$ fois, donc inversé puisque $N$ est impair — revient à l'entrée du premier inverseur avec la valeur opposée à celle de départ. L'entrée bascule donc au bout de $N t_{p}$ , puis rebascule $N t_{p}$ plus tard : la période complète vaut $2 N t_{p}$ .

En pratique, on n'utilise pas les seuls temps de propagation (trop brefs, quelques $n s$ , donnant des centaines de $M H z$ peu réglables) : on ralentit délibérément l'oscillation par une constante de temps $R C$ . C'est le rôle du montage astable à portes ou du célèbre circuit intégré temporisateur, dont la période est fixée par une résistance et un condensateur, $T = k R C$ , le coefficient $k$ dépendant du montage et des seuils de basculement des portes.

Exemple 4.9Astable et fréquence

Un astable délivre une horloge de rapport cyclique $1/2$ à la fréquence $f = 1 k H z$ . Sa période vaut $T = 1/ f = 1 m s$ ; les niveaux haut et bas durent chacun $T /2 = 0, 5 m s$ . Dans un montage où le condensateur se charge et se décharge à travers $R$ entre les seuils $V_{D D} /3$ et $2 V_{D D} /3$ (ceux du temporisateur intégré classique), chaque demi-période vaut $R C ln 2$ , d'où $T = 2 R C ln 2 ≃ 1, 39 R C$ . Obtenir $T = 1 m s$ demande $R C ≃ 0, 72 m s$ , par exemple $C = 100 n F$ et $R ≃ 7, 2 k Ω$ (une résistance de $6, 8 k Ω$ en série avec un ajustable). Ce coefficient $1, 39$ n'est pas universel : avec d'autres seuils, $k$ change.

4.5 Le circuit monostable : une impulsion calibrée

4.5.1 Principe : un seul état stable

Définition 4.10Monostable

Un circuit monostable possède un unique état stable, où il repose au repos. Une impulsion de déclenchement le fait basculer dans un état quasi stable qu'il maintient pendant une durée $τ$ fixée par le circuit (typiquement $τ ≃ k R C$ ), puis il revient de lui-même à l'état stable. Il délivre ainsi une impulsion de durée calibrée, indépendante de la durée du déclenchement.

Le monostable transforme un déclenchement quelconque — un bref pic, un front — en une impulsion propre de largeur maîtrisée. On l'emploie pour temporiser (activer une sortie pendant exactement $τ$ ), pour mettre en forme un signal, ou pour produire un retard.

On observe la propriété caractéristique : la première et la seconde impulsion de déclenchement ont des durées différentes, mais les deux impulsions de sortie ont la même largeur $τ$ . Le monostable a calibré la durée.

ImportantLes trois montages en un coup d'{œ}il

Montage	États stables	Sortie	Rôle typique
Bistable	2	mémoire d'un bit	mémoire, registre
Monostable	1	impulsion de durée $τ$	temporisation, mise en forme
Astable	0	créneau permanent	horloge, oscillateur

Astable et monostable fixent leur(s) durée(s) par une constante de temps $R C$ ; le bistable, lui, n'a pas de temps propre : il attend indéfiniment un ordre.

4.6 Applications

4.6.1 Convertisseur fréquence-tension

Le monostable fournit une conversion élégante d'une fréquence en une tension. On l'attaque par le signal dont on veut mesurer la fréquence $f$ : à chaque front montant, il émet une impulsion calibrée de largeur $τ$ et d'amplitude $V_{0}$ fixes. La sortie est donc un train d'impulsions identiques, dont seule la densité varie avec $f$ .

Proposition 4.11Tension moyenne d'un train d'impulsions calibrées

Si le monostable émet, à la cadence $f$ , des impulsions de hauteur $V_{0}$ et de largeur $τ$ (avec $τ f < 1$ ), la valeur moyenne de sa sortie est

$⟨ V ⟩ = V_{0} τ f,$

proportionnelle à la fréquence $f$ . Un filtre passe-bas qui extrait cette valeur moyenne délivre donc une tension image de la fréquence : c'est le convertisseur fréquence-tension.

Démonstration

Sur une période $T = 1/ f$ , la sortie vaut $V_{0}$ pendant $τ$ puis $0$ pendant $T - τ$ . Sa valeur moyenne est

$⟨ V ⟩ = \frac{1}{T} \int_{0}^{T} V (t) d t = \frac{1}{T} V_{0} τ = V_{0} τ f,$

car $1/ T = f$ . Tant que les impulsions ne se chevauchent pas ( $τ f < 1$ ), $⟨ V ⟩$ croît linéairement avec $f$ . Un filtre $R C$ de constante de temps grande devant $T$ lisse le train d'impulsions et restitue $⟨ V ⟩$ avec une ondulation résiduelle faible.

Exemple 4.12Tachymètre

Un capteur délivre une impulsion par tour d'un arbre en rotation ; sa fréquence est proportionnelle à la vitesse de rotation. Un monostable ( $τ = 1 m s$ , $V_{0} = 5 V$ ) suivi d'un passe-bas fournit $⟨ V ⟩ = V_{0} τ f$ . À $f = 200 H z$ (soit $200$ tours/s), $⟨ V ⟩ = 5 \times 1 0^{- 3} \times 200 = 1 V$ . La tension lue est directement proportionnelle à la vitesse : on a construit un compte-tours analogique.

4.6.2 Oscillateur et base de temps

L'astable est la source de tout séquencement. En divisant par $2$ sa fréquence à l'aide de bascules diviseuses montées en compteur — des bascules déclenchées sur un front d'horloge, hors programme : une bascule RS, ou un verrou, ne divise pas —, on obtient une cascade d'horloges de périodes $T, 2 T, 4 T, \dots$ Un astable de $32768 H z$ (quartz d'horlogerie) divisé $15$ fois donne exactement une impulsion par seconde : c'est le cœur d'une montre à quartz. De même, l'horloge d'un microprocesseur est un astable stabilisé par quartz, distribuée à tous les registres pour synchroniser leurs basculements.

4.6.3 Mémoire

Enfin, la première application reste la plus fondamentale : le bistable est la mémoire. Chaque cellule d'une SRAM, chaque bit d'un registre, chaque étage d'un compteur repose sur un bistable qui conserve son état entre deux ordres d'écriture. Toute l'informatique — le stockage d'un programme, la persistance d'une donnée, l'état d'une machine — se ramène, in fine, à la capacité d'un bistable à se souvenir d'un bit tant qu'on ne lui ordonne pas d'en changer.

Capacité numérique : simuler une bascule RS et son chronogramme

On peut vérifier numériquement le comportement d'une bascule RS en propageant l'état bit à bit sur une séquence d'entrées, puis en traçant le chronogramme obtenu.


import numpy as np
import matplotlib.pyplot as plt

def nor(a, b):
    return 1 - (a | b)

# sequence temporelle des entrees S et R
S = [0,1,1,0,0,0,0,0,1,0,0]
R = [0,0,0,0,1,1,0,0,0,0,0]
Q, Qb = 0, 1          # etat initial
histQ = []
for s, r in zip(S, R):
    # deux iterations pour stabiliser la boucle croisee
    for _ in range(2):
        Q  = nor(r, Qb)
        Qb = nor(s, Q)
    histQ.append(Q)

t = np.arange(len(S))
plt.step(t, S,               where='post', label='S')
plt.step(t, np.array(R)+2,   where='post', label='R (+2)')
plt.step(t, np.array(histQ)+4, where='post', label='Q (+4)')
plt.xlabel('temps (pas)'); plt.yticks([]); plt.legend()
plt.title("Chronogramme d'une bascule RS"); plt.show()

La sortie Q passe à $1$ à la première impulsion de S, s'y maintient jusqu'à l'impulsion de R, puis y reste à $0$ : la mémoire est bien reproduite.

Exercices du chapitre

La suite du cours · Tous les exercices du chapitre