Adloun

traitement du signal et logique (MPI) · Chapitre 3 · Application directe du cours

Complément – Demi-additionneur et additionneur complet

Portes logiques · niveau 2

Énoncé

(Complément : les additionneurs ne sont pas au programme.) L'additionneur complet reçoit deux bits , et la retenue entrante ; il délivre le bit de somme et la retenue sortante . Dresser sa table, montrer que , et exprimer .

Corrigé

La somme de trois bits vaut , , ou , écrite en binaire :

00000
00101
01001
01110
10001
10110
11010
11111

Le bit de somme vaut lorsque le nombre de parmi est impair (1 ou 3). Or vaut précisément si et seulement si ce nombre est impair (le XOR est une somme modulo , associative) : , la parité des trois bits, la fonction même que réalise un va-et-vient à trois endroits. La retenue vaut dès que deux bits au moins valent : c'est la fonction majorité, , qu'on écrit aussi : la retenue naît soit de et , soit de quand exactement un des deux bits vaut . Le demi-additionneur () donne et .

100 % gratuit

La suite du chapitre est sur Adloun

Exercice suivant et tuteur

Sans compte : le cours, le premier QCM et 2 minutes de podcast et de vidéo. Exercices et tuteur : inscription gratuite en 30 secondes, sans carte bancaire.

Le cours du chapitre · Tous les exercices du chapitre

Exercice suivant et tuteur →