Quatre interrupteurs et une résistance de rappel : la logique, puis la facture

La stratégie. On applique la méthode du cours : pour chaque combinaison, chaque interrupteur devient un fil ou une coupure ; la sortie est basse si un chemin la relie à la masse, et la résistance de rappel la tire au niveau haut sinon. Le réseau série-parallèle se lit d'abord par blocs (parallèle = OU, série = ET), puis l'on passe aux grandeurs électriques par la loi d'Ohm et la charge d'une capacité.

1) La table. Le bloc « $a$ parallèle $b$ » conduit si $a+b=1$, le bloc « $c$ parallèle $d$ » si $c+d=1$ ; deux blocs en série conduisent si tous deux conduisent. Un chemin relie donc $S$ à la masse si et seulement si $(a+b)(c+d)=1$, et alors $s=0$ ; sinon aucun courant ne traverse $R$, et $S$ est au potentiel $V_{DD}$ : $s=1$. D'où $$s=\overline{(a+b)(c+d)}.$$

$s=1$ quand $a=b=0$ (quatre lignes) ou quand $c=d=0$ (quatre lignes), la ligne $abcd=0000$ étant commune : sept lignes sur seize. Les portes du programme à quatre entrées valent $1$ sur une ligne (AND, NOR), quinze (OR, NAND) ou huit (XOR) : aucune ne convient.

2) Un réseau, trois portes. Avec $c=d=1$, le second bloc est toujours fermé : $s=\overline{a+b}$, une porte NOR. Avec $a=b=x$ et $c=d=y$, chaque bloc parallèle se réduit à un interrupteur commandé par $x$ ou $y$, et les deux sont en série : $s=\overline{x\cdot y}$, une porte NAND (on retrouve l'association série du cours). Avec les quatre commandes reliées à $x$, $s=\overline{(x+x)(x+x)}=\overline{x}$ par idempotence : une porte NOT. Le câblage des entrées choisit la porte : en fixant certaines entrées, on lit une table plus petite.

3) La facture statique. Sortie basse : le courant traverse $R$ puis le chemin fermé, $I=\frac{V_{DD}}{R+R_{\text{on}}}\approx \frac{5}{10^4}=0,5\mathrm{mA}$, et la sortie basse vaut $V_{DD}\frac{R_{\text{on}}}{R+R_{\text{on}}}\approx 5\mathrm{mV}$, un $0$ très franc. La puissance consommée est $P=V_{DD}I=\frac{V_{DD}^2}{R}=2,5\mathrm{mW}$, en permanence tant que la sortie reste basse. Sortie haute : aucun chemin ne conduit, aucun courant ne circule (les entrées des portes commandées n'en prennent pas) : $P=0$. Cas limites : si $R\to 0$, la sortie basse devient un court-circuit de l'alimentation ; si $R\to \infty$, plus rien ne fixe la sortie quand le réseau est ouvert.

4) Deux fronts très inégaux. Front descendant : le réseau se ferme et décharge $C$ à travers $R_{\text{on}}$ (le courant venu de $R$ est mille fois plus faible) : ${\tau }_d=R_{\text{on}}C=10\times 15\times 10^{-12}=0,15\mathrm{ns}$. Front montant : le réseau s'ouvre, et $C$ se charge à travers $R$ : ${\tau }_m=RC=10^4\times 15\times 10^{-12}=150\mathrm{ns}$. De $10\%$ à $90\%$, la charge $v=V_{DD}(1-e^{-t/{\tau }_m})$ prend ${\tau }_m\ln \frac{0,9}{0,1}=2,2{\tau }_m\approx 330\mathrm{ns}$. Les deux fronts diffèrent d'un facteur $R/R_{\text{on}}=1000$ : c'est le front montant qui limite la cadence, à une horloge de l'ordre du mégahertz au plus (une période doit contenir plusieurs ${\tau }_m$).

(Échelles de temps différentes d'un facteur mille.)

5) Rapide ou sobre. $P{\tau }_m=\frac{V_{DD}^2}{R}\times RC=C{V}_{DD}^2$ : $R$ s'élimine. Diminuer $R$ accélère le front montant mais augmente d'autant la consommation statique ; l'augmenter fait l'inverse. Ici $C{V}_{DD}^2=15\times 10^{-12}\times 25=375\mathrm{pJ}$. Ordre de grandeur : $10^8$ portes sous $1\mathrm{V}$ dont la moitié ont la sortie basse consomment $5\times 10^7\times \frac{1^2}{10^4}=5\times 10^3\mathrm{W}$, cinq kilowatts, quand un processeur réel en dissipe une centaine : la résistance de rappel interdit les grands circuits.

6) Le réseau complémentaire. Un interrupteur de type P conduit quand sa commande vaut $0$. Le réseau du haut conduit si « $a=0$ et $b=0$ », ou si « $c=0$ et $d=0$ » : sa fonction de conduction est $\overline{a}\overline{b}+\overline{c}\overline{d}$. Or, par De Morgan, $\overline{a}\overline{b}=\overline{a+b}$ et $\overline{c}\overline{d}=\overline{c+d}$, puis $\overline{a+b}+\overline{c+d}=\overline{(a+b)(c+d)}$ : c'est exactement le complément de la fonction de conduction $(a+b)(c+d)$ du réseau du bas. Sur chacune des seize lignes, un réseau conduit et un seul : jamais de court-circuit entre $V_{DD}$ et la masse (les deux conduiraient), jamais de sortie en l'air (aucun ne conduirait). Le parallèle d'en bas devient une série en haut, et inversement : c'est De Morgan lu sur le schéma.

Conséquences. La fonction est inchangée, $s=\overline{(a+b)(c+d)}$, les deux niveaux sont francs, et aucun courant permanent ne circule : la porte ne consomme que pendant les transitions. Quand la sortie monte, l'alimentation fournit la charge $q=C{V}_{DD}$ sous la tension $V_{DD}$, donc l'énergie $C{V}_{DD}^2$ : la moitié est stockée dans $C$, l'autre moitié est dissipée dans le réseau du haut ; quand elle redescend, l'énergie stockée $\frac{1}{2}C{V}_{DD}^2$ est dissipée dans le réseau du bas. Un cycle complet coûte $C{V}_{DD}^2$, quelle que soit la résistance des interrupteurs. Pour le circuit proposé : $$P=N\alpha fC{V}_{DD}^2=10^8\times 0,1\times 3\times 10^9\times 10^{-15}\times 1^2=30\mathrm{W},$$ l'ordre de grandeur d'un processeur. Homogénéité : $fC{V}^2$ est une énergie par unité de temps. Cette structure en deux réseaux complémentaires (dite CMOS) est celle des circuits intégrés actuels ; sa connaissance n'est pas exigible : on l'a seulement lue comme une association d'interrupteurs.

Ce que l'exercice installe. La méthode du cours, appliquée par blocs : parallèle = OU, série = ET, une résistance de rappel donne une porte inverseuse ; une association d'interrupteurs ne réalise pas forcément une porte du catalogue, mais en fixant des entrées on en tire NOR, NAND, NOT. Et la facture : avec une résistance de rappel, $P\tau =C{V}_{DD}^2$, rapide ou sobre ; deux réseaux complémentaires suppriment le courant permanent, et l'énergie se paie à chaque front, $C{V}_{DD}^2$ par cycle.