Adloun

traitement du signal et logique (MPI) · Chapitre 4 · Exercice de TD

Un inverseur rebouclé ne bat pas : états stables lus sur la caractéristique, et la cellule de mémoire statique

Logique séquentielle et stabilité · A. Du combinatoire au séquentiel · niveau 3 (difficile)

Énoncé

La logique booléenne ne connaît que 0 et 1 ; un inverseur réel délivre une tension. On le décrit par deux données, dont l'origine, l'intérieur de la porte, est hors programme :

  • sa caractéristique de transfert statique , affine par morceaux : pour , pour , et entre les deux , avec , (seuil de basculement) et (gain) ; l'intervalle est la zone où le niveau logique n'est pas défini ;
  • sa réponse en temps : la sortie rejoint sa valeur statique avec la constante de temps .

La réponse en temps s'écrit

1) Un inverseur rebouclé. On relie la sortie de l'inverseur à son entrée. Que dit la logique ? Déterminer graphiquement les équilibres (). L'équilibre trouvé est-il stable ? On posera et l'on établira l'équation de . Le circuit oscille-t-il ?

2) Deux inverseurs en boucle. On note la sortie du premier, celle du second ; la sortie de chacun attaque l'entrée de l'autre. Montrer que les équilibres sont les points fixes de et les trouver graphiquement. Étudier la stabilité du point milieu en posant , et . Pour quelles valeurs de la paire est-elle une mémoire ?

3) Métastabilité. La paire part du voisinage du point milieu avec un écart initial (et ). Au bout de quelle durée les deux nœuds sortent-ils de la zone où le niveau n'est pas défini ? Valeur pour . Comment cette durée varie-t-elle quand est divisé par 10 ? Rapprocher ce résultat d'une bascule RS dont on ramène simultanément les deux entrées et de 1 à 0.

4) La cellule de mémoire statique. Une cellule de mémoire statique (SRAM) est faite de cette paire d'inverseurs et de deux interrupteurs commandés et , qui relient les nœuds et aux lignes de bit et quand la ligne de mot vaut 1 (schéma fourni).

a) Expliquer comment on lit et comment on écrit un bit.

b) Une tension parasite continue s'ajoute à l'entrée de chacun des deux inverseurs, dans le sens qui tend à faire basculer la cellule : dans l'état , , l'inverseur qui produit voit l'entrée , celui qui produit voit . Jusqu'à quelle valeur le bit est-il conservé ? L'exprimer en fonction de et de .

c) Cas limites : ; en veille, on abaisse pour réduire la consommation, ce qui fait baisser le gain des inverseurs (donnée) : que se passe-t-il quand approche 1 ?

Corrigé

La stratégie. Un équilibre se lit à l'intersection de la caractéristique avec la condition de bouclage ; sa stabilité se décide en linéarisant : un petit écart est-il amorti (stable) ou amplifié (instable) par la boucle ? Tout se joue dans la zone de pente .

1) Un inverseur rebouclé se fige. La logique impose : aucune solution logique. Mais le circuit vit en tension : son équilibre vérifie , intersection de la caractéristique avec la première bissectrice. Hors de la zone grisée, vaut là où et 0 là où : aucune intersection ; dans la zone, donne , soit . Un seul équilibre, , en plein milieu de la zone où le niveau logique n'est pas défini. Stabilité : avec , l'entrée et la sortie étant le même nœud, , donc L'écart s'amortit avec la constante de temps : l'équilibre est stable. Le circuit ne bat pas : il se fige à , ni 0 ni 1. C'est une contre-réaction, une rétroaction négative : toute hausse de l'entrée fait baisser la sortie, qui est l'entrée ; la boucle corrige l'écart au lieu de l'entretenir. Un modèle à retard pur prédirait une oscillation de période ; le modèle du premier ordre, plus fidèle, montre que l'inverseur lisse les variations trop rapides, et l'oscillation ne s'établit pas. On s'en sert : l'inverseur de l'oscillateur à quartz d'une montre est polarisé à son seuil par une résistance de l'ordre de entre sortie et entrée. Pour qu'un anneau d'inverseurs oscille, il en faut un nombre impair au moins égal à trois (on admet la condition correspondante : pour trois étages, un gain par étage supérieur à 2).

2) Deux inverseurs : trois équilibres, dont deux stables. À l'équilibre, et , donc : les équilibres sont les points fixes de . Or vaut 0 pour (car alors , et ), pour , et monte de 0 à avec la pente entre les deux. Elle coupe la bissectrice en trois points : , et , soit , et .

Aux deux extrémités, est plate : un petit écart n'est pas transmis par la boucle et s'amortit avec ; ces deux états sont stables : ce sont le 0 et le 1 de la mémoire. Au point milieu, avec : et, en soustrayant membre à membre, pour : (La somme s'amortit, elle, en .) Pour , l'écart croît : le point milieu est instable — c'est le sommet de la bosse du double puits du cours, et la paire est une mémoire. Pour , il est stable, et c'est alors le seul équilibre (, de pente , ne coupe plus la bissectrice qu'en un point) : plus de mémoire. La mémoire exige un gain de boucle supérieur à 1 : c'est la rétroaction positive, ou régénérative, deux inversions qui se renforcent, à l'opposé de la contre-réaction de la question 1).

3) Une issue au hasard, en un temps sans borne. Les deux nœuds restent dans la zone tant que , c'est-à-dire . Avec , ils en sortent à Pour : . Diviser par 10 ajoute (4,9 ps pour 1 mV, 20,2 ps pour 1 nV) : la durée croît comme le logarithme de — vite, mais sans borne quand . Et c'est le signe de qui décide de l'état final. C'est le cas d'une bascule RS ramenée de à au même instant : ses deux sorties partent de la même valeur, l'écart initial n'est fixé que par les dissymétries et le bruit ; l'état final est imprévisible et la durée de l'indécision sans limite supérieure : c'est la métastabilité.

4) La cellule de mémoire statique.

a) Ligne de mot à 0 : la paire est isolée et garde son bit tant qu'elle est alimentée. Lecture : relie et aux lignes et , dont on compare les tensions. Écriture : des circuits plus puissants que les inverseurs imposent et (ou l'inverse), puis force les deux nœuds ; quand revient à 0, la rétroaction positive conserve l'état écrit.

b) Dans l'état , , l'inverseur qui produit continue de sortir tant que son entrée reste sous , et celui qui produit continue de sortir 0 tant que son entrée reste au-dessus de : les deux conditions s'écrivent . Or le bord inférieur de la zone est en , avec : Au-delà, la boucle amplifie et le bit bascule.

c) Cas limites. : , la marge d'une logique idéale à seuil unique, la plus grande possible. : ; et l'on a vu à la question 2) qu'à le point milieu cesse d'être instable : la cellule n'a plus deux états, le bit est perdu. D'où une tension minimale de rétention des mémoires statiques en veille, de 0,2 à 0,3 V pour les circuits actuels (donnée).

Ce que l'exercice installe. Un état stable est un équilibre où la boucle amortit les écarts. Un inverseur rebouclé n'a aucun état stable logique, mais un équilibre stable en tension, au seuil, dans la zone où le niveau n'est pas défini : il ne bat pas (contre-réaction), et l'oscillation demande au moins trois inverseurs. La mémoire exige une rétroaction positive de gain de boucle supérieur à 1 : deux états stables séparés par un équilibre instable, d'où l'on sort au hasard en une durée qui croît comme : la métastabilité. La marge au bruit d'une cellule de mémoire, , se perd avec le gain.

100 % gratuit

La suite du chapitre est sur Adloun

Exercice suivant et tuteur

Sans compte : le cours, le premier QCM et 2 minutes de podcast et de vidéo. Exercices et tuteur : inscription gratuite en 30 secondes, sans carte bancaire.

Le cours du chapitre · Tous les exercices du chapitre

Exercice suivant et tuteur →